Speicher Adressierung

Auf 32-Bit Intel-Architekturen wird die Speicherverwaltung in Pages direkt von der Hardware unterstützt. Dazu muss vom Betriebssystem eine feste Struktur im Speicher erstellt werden bevor der Prozessor in den entsprechenden Modus (Protected Mode) umgeschaltet werden kann. Diese Struktur setzt sich aus einem Page Global Directory mit 1024 Einträgen und 1024 Page Tables mit ebenfalls jeweils 1024 Einträgen zusammen. Das cr3 Register (bei alpha-Rechnern das PGR - Page Global Register) enthält dann die Anfangs-Adresse des Page Global Directorys.

Das Betriebssystem verwaltet für jeden Prozess eine eigene dieser Strukturen und setzt immer nur das cr3-Register auf das entsprechende PGD. Die Adressumrechnung erfolgt wie in der Abbildung dargestellt mit 10 Bit die den Eintrag des PGDs selektieren, weitere 10 Bits die den Eintrag in der zuvor ausgewaehlten Page-Table auswaehlen und zuletzt mit 12 Bits die exakte Adresse (dem Offset) in der Entsprechenden Page.

Abbildung 1.4: Speicher Adressierung